当前位置：网站首页>【Verilog基础】PPA优化问题总结（含面积优化、速度优化）

【Verilog基础】PPA优化问题总结（含面积优化、速度优化）

2022-08-08 22:49:00 【ReCclay】

文章目录

两大优化方向：面积优化、速度优化。它们是相互制约的关系，需要做tradeoff！

一、常见的PPA优化方式

1.1、速度优化

速度优化，即提高运行速度，本质上也是关键路径优化的另一种问法，可参考：【Verilog基础】时序分析之关键路径（Critical Path）优化（组合逻辑优化）（速度优化）

  • 1、pipeline
  • 2、retiming
  • 3、操作符平衡
  • 4、消除代码优先级
  • 5、逻辑复制
  • 6、关键信号后移（延时较大的信号放后面，缩短信号的路径长度）
  • 7、树型结构（这个可能有点陌生&#x
原网站

版权声明
本文为[ReCclay]所创，转载请带上原文链接，感谢
https://recclay.blog.csdn.net/article/details/126204702

边栏推荐

猜你喜欢

随机推荐