当前位置：网站首页>【Verilog基础】关于芯片中信号串扰的理解

【Verilog基础】关于芯片中信号串扰的理解

2022-08-08 22:49:00 【ReCclay】

文章目录

理论

芯片上的串扰概念

串扰（Crosstalk）是由互连线之间的寄生耦合引起的噪声，这种耦合反映了物理世界非理想化的特性。随着芯片特征尺寸的细化，互连线的物理尺寸以及间距变小，从而导致互连线之间的耦合效应增大，串扰随之产生并增强。

侵害网络和受害网络名词解释

  • 侵害网络（aggressor net或attacker）：产生串扰信号源的网络。
  • 受害网络（victom net）：收到串扰的网络。

串扰带来的问题

串扰会导致信号延迟和毛刺两类问题，从而影响芯片的时序性能以及正常功能。

  • 串扰使信号转换变慢或变快叫做串扰延迟
原网站

版权声明
本文为[ReCclay]所创，转载请带上原文链接，感谢
https://recclay.blog.csdn.net/article/details/126219489

边栏推荐

猜你喜欢

随机推荐